首页
文科汇编
编程日记
首页
>
标签
>
Verilog分频器的设计(6分频和15分频)
Verilog分频器的设计(6分频和1.5分频)
一.分频器的设计 分频:将一个时钟N分频,则分频等到的时钟频率为原时钟
2023-7-28
228
0